Да, все верно каждый разряд это +6дбДобавлено (23.05.2013, 09:12)
---------------------------------------------
Я поищу документ. Я там все расписывал про ДД и разрядность.
Борис, максимальный реальный ДД в 16Bit 60дБ. Во всех остальных не выше. Это получается, что 16 разрядов максимально не используется из-за шума переключение ключей резистивной матрицы и наводок частоты тактирования каждого разряда SCK (Seriel Clock), также называют BCK (Bit Clock), CLK(Clock).
То есть младшие разряды просто утонули в шумах и наводках.
Чем выше разрядов ЦАПов тем выше младших разрядов находятся в диапазоне шума.